定格PSRRが80dBの500mA LDOでも、実際の負荷切り替え時にはリップル抑制性能が一気に40％低下します。これはチップ自体の品質問題ではなく、選定時に「動的PSRR」と「静的PSRR」の本質的な違いを見落としているためです。現在、中国国内ではIoTやポータブル医療機器の需要が爆発的に拡大しており、500mA級の高PSRR・低消費電力LDOはRFフロントエンドや高精度センサーの電源供給において標準的な部品となっています。しかし、データシートに記載された数値の誤解からトラブルに陥る設計者の割合は依然として60％に上ります。本稿では、6つの主要パラメータに基づく実測手法を提示し、データシート上の仕様と実際の性能との間に存在するギャップを解き明かします。
背景と現状：なぜ500mA級の高PSRR・低消費電力LDOの選定がますます難しくなっているのか
低消費電力設計は、もはや「付加価値」ではなく「必須条件」となっています。典型的な500mAの高PSRRを備えた低消費電力LDOは、静止時の自己消費電流が1μA程度まで低減される一方で、RF送受信の瞬間には数百mAのパルス電流を供給する必要があります。このような「静かに佇むときは凪のごとく、動き出すときは跳ねる兎のごとく」という動作特性により、従来の選定手法は完全に通用しなくなっています。
アプリケーション分野の多様化によるニーズの乖離（コンシューマ向け電子機器 vs 産業・医療分野）
コンシューマーエレクトロニクスでは、極限の電流効率（IQ）が求められ、出力精度のドリフトは3％まで許容されます。一方、産業用や医療用機器では、全温度範囲での精度が0.5％と厳しく要求されるにもかかわらず、待機時の消費電力が軽視されることがしばしばあります。こうした相反する要求は、パラメータの重み付けに直接反映されます。たとえば、RF PAの電源供給においては、PSRR@100kHzの性能が静止電流よりも10倍重要です。また、水道メーターやガスメーターなど、バッテリー駆動のノードでは、わずか0.1μAのIQ差が、3年間の持続運用か5年間のメンテナンスフリーかを左右します。エンジニアが単一の指標だけで500mA対応のLDOを選定しようとすれば、必ずや両立できない課題に直面することになります。
国産代替の潮流におけるパラメータの「水増し」問題
一部の国産デバイスでは、「典型値」と「最大値」を混同して表示していたり、PSRRを25℃の実験室条件下でのみ公表している場合があります。さらに巧妙な手法としては、静的電流を無負荷状態で定義し、イネーブル端子のリーク電流や分圧回路の損失を隠すことがあります。実際に測定したところ、公称1.2μAのIQを謳うあるデバイスでも、完全にイネーブルされた回路下ではシステム待機時の消費電流が8μAに達していました。これは不正ではなく、試験条件の選択的な開示によるものです。システムレベルの消費電力評価モデルを構築することは、パラメータの曖昧さを解き明かすための第一の防衛線です。
核心パラメータその1：PSRR——データシートに隠された実測手法
PSRR（電源抑制比）は、500mAで高PSRRを実現する低消費電力LDOの最も重要な差別化指標でありながら、同時に最も操作しやすい数値でもあります。データシートの冒頭に記載された80dB@1kHzという数値は一見華やかに見えますが、実際にはお客様の使用環境とは無関係である可能性があります。
静的PSRRと動的PSRR：負荷変動時の実際の減衰特性曲線
静的PSRRは一定負荷条件下で測定され、一方で動的PSRRは負荷の過渡変化に対するリップル抑制能力を示します。実測では、ある主流製品において500mAのフル負荷ステップ応答時、10kHzにおけるPSRRが75dBから45dBへと急激に低下し、その減衰幅は30dBに達することが確認されています。このような「動的崩壊」は、内部ループ帯域幅が限られており、迅速な負荷変化に追従できないことに起因します。選定時には、「PSRR対負荷電流」の三次元特性曲面データを必ず入手するか、自らステップ負荷試験装置を構築して検証を行う必要があります。
周波数応答の盲点：1kHzの公称値と100kHzのスイッチングノイズにおける実際の低下幅
スイッチング電源のノイズは100kHz～1MHzの帯域に集中しており、多くのLDOではこの領域でPSRRが40dB以下にまで低下しています。さらに危険な盲点は、前段のDC-DCコンバータのスイッチング周波数がLDOのPSRRの谷値と一致する場合で、その際にはリップルがほとんど減衰せずに透過してしまいます。最悪の周波数点でも30dB以上の余裕が確保できるよう、「前段のノイズスペクトル × LDOのPSRR曲線」を重ねた図を作成することを推奨します。なお、TLV78533PDBVRこのような高PSRRデバイスについては、2.4GHzのRF帯域における広帯域ノイズ抑制性能を重点的に検証する必要があります。
核心パラメータその2：静止電流とシャットオフ電流――低消費電力設計の見えないコスト
低消費電力LDOのアイキュー競争はすでにアンドレッドアンペア時代に突入していますが、システム全体の消費電力はチップの公称値の数倍に達することがしばしばあります。「チップのアイキュー」と「システム待機電流」の境界を明確にすることは、バッテリー駆動設計において必須の課題です。
IQ≠システム消費電力：イネーブル論理と周辺の分圧ネットワークによる漏れ電流の落とし穴
チップの静止電流は、基準電源および誤差増幅器のバイアス電流のみを含みます。実際のシステムでは、イネーブル端子のプルアップ抵抗、フィードバック分圧回路、出力コンデンサの漏れ電流も考慮する必要があります。例えば、3.3V出力でフィードバック抵抗が1MΩの場合、分圧回路だけで3.3μAを消費し、これがチップ自体のIQを上回る可能性があります。シャットダウンモードにおいては、一部のデバイスではイネーブル端子の内部クランプ回路が依然として数μA程度の電流を消費するため、「シャットダウンしても完全に停止しない」状態になることがあります。そのため、内部固定分圧回路を備えたデバイスを選定するか、外部に10MΩ級の高抵抗分圧回路を配置し、温度ドリフトによる影響を十分に評価することをお勧めします。
パルス負荷条件下における平均消費電力の推算モデル
IoTノードのRFパルス動作は典型的なパルス負荷であり、デューティ比1％で500mAの送信、残り99％はスリープ状態です。この場合の平均消費電力は、スリープ時のアイドル電流×0.99＋（送信時のアイドル電流＋ドロップアウト損失）×0.01となります。ドロップアウト電圧が200mVの500mA LDOでは、送信時における追加の熱損失が100mWに達し、チップの熱保護回路をトリガーするおそれがあります。負荷電流－時間のヒストグラムを作成し、重み付けによる等価平均消費電力を算出することで、バッテリー容量推定における系統的な偏差を回避できます。
核心パラメータ3：ドロップアウト電圧と過渡応答――見落とされがちな500mA満載時の境界条件
ドロップアウト電圧は、バッテリー放電終了時の利用可能容量を決定し、過渡応答はデジタル負荷における電圧崩壊リスクに関わります。両者は500mAという境界条件下で互いに制約し合い、単独での最適化はできません。
最小圧差VDOの温度ドリフト特性（-40℃～125℃における実測値の差）
CMOS型LDOのVDOは主にパワーMOSFETのオン抵抗によって決まり、このオン抵抗は温度上昇に伴い30％～50％増加します。あるデバイスでは、25℃でのVDOが120mVであるのに対し、-40℃では80mVに低下し、125℃では180mVまで急上昇することがあります。常温時の値に基づいてバッテリーのカットオフ電圧を設計すると、高温時には予想外に早く低電圧保護が作動し、バッテリー容量の20％が無駄になります。広い温度範囲での使用には、全温度範囲にわたるVDO特性曲線を入手し、最も厳しい温度条件下でも50mV以上の余裕を確保する必要があります。
負荷過渡応答と出力コンデンサESRのマッチングにおける禁則領域
500mAのステップ負荷条件下における出力電圧の下振れ深度は、LDOのループ応答遅延×負荷変化の勾配／出力コンデンサによって決まります。セラミックコンデンサのESRが低すぎると（10mΩ未満）、ループの安定性が損なわれるおそれがあり、逆にESRが高すぎるとリップルが増加します。実測では、一部の500mA LDOにおいて、MLCCとタンタルコンデンサを並列接続する構成で位相マージン不足による発振が確認されています。メーカー推奨のコンデンサ選定表に従うか、調整用として0.1～1Ωの直列ダンピング抵抗を備えておくことをお勧めします。
核心パラメータ4～6：ノイズ、精度、熱抵抗――精密システムにとって致命的な細部
PSRRと消費電力が基準を満たした後は、ノイズ、精度、熱抵抗がシステム性能の限界を決定する最後の三つの関門となります。特にRFやセンシング用途では、これらの特性に対する敏感さが顕著です。
内蔵NR端子対外付けフィルタ：1/fノイズ抑制のコスト比較
低周波1/fノイズ（0.1Hz～10Hz）はセンサ信号に直接重畳するため、後段での除去が困難です。内蔵のNR（ノイズリダクション）端子を用いて外付けコンデンサで基準電源をフィルタリングすることで、10Hz以内のノイズを10～20dB低減できますが、その代償として起動時間がミリ秒単位に延長されます。外付けのRCフィルタ方式はより高い柔軟性を提供しますが、リーク電流や温度係数により追加の誤差が生じます。高精度ADCの基準電源供給用途では、内蔵NR機能とソフトスタート対応を備えたデバイスを優先的に選定することが推奨されます。一方、高速ウェイクアップが必要なアプリケーションでは、ノイズと起動時間のトレードオフを慎重に検討する必要があります。
SOT23-5パッケージにおいて、500mAの連続出力条件下では、接合部温度の制御不能リスクが生じます。
熱抵抗θJAが250℃/WのSOT23-5パッケージでは、500mA、電圧差1Vの条件下で消費電力500mWにより結晶温度が125℃上昇します。周囲温度が85℃の場合、結晶温度は210℃に達し、シリコン素子の信頼性動作領域を大きく超えてしまいます。この状態では、たとえチップが保護回路を発動しなくても、長期的な加速劣化によって寿命が急激に短くなります。500mAの連続出力条件では、必ず以下の計算を行ってください：熱抵抗×消費電力＋周囲温度＜最大結晶温度×定格降下係数（通常0.8）。DFNやWSONパッケージに放熱ビアを組み合わせることは、しばしば避けられない物理的アップグレードとなります。
| 核心評価指標 | 公称値・典型値の落とし穴 | 実測による実際の動作条件 | システムレベルでの選定対応策 |
|---|---|---|---|
| 高周波および動的PSRR | 1kHz時 80dB（無負荷／低負荷） | 100kHz時 40～45dB（500mAのフル負荷ステップ） | 前段π型フィルタ／広帯域抑制デバイスの選定 |
| 静止電流（IQ） | 1.0～1.5μA（基準電源はチップ単体の場合） | 5～8μA（イネーブルプルアップおよび分圧フィードバックの漏れ電流を含む） | 内部固定分圧または超高抵抗分圧を採用 |
| 満載時のドロップアウト電圧（VDO） | 25℃時：120mV（公称・典型値） | 125℃時：180～200mV（高温ではインピーダンスが増加） | 設定するカットオフ電圧には、温度変動による余裕として50mVを確保 |
| パッケージ熱抵抗（θJA） | 公称結温は150℃（環境は考慮せず） | SOT23-5では、連続500mAで温度上昇が200℃を超える | 連続負荷時にはDFN/WSONに切り替え、放熱性能を強化 |
選定時の注意点と実践：3つの代表的な方案におけるパラメータのトレードオフと代替策
理論上のパラメータは、具体的なシナリオに基づいた意思決定ツリーに落とし込む必要があります。以下に示す3つの典型的なゲーム状況は、500mAの高PSRR・低消費電力LDO選定における課題の80％をカバーしています。
RF PAの電源供給シナリオ：PSRR重視か過渡応答重視か
RFパワー増幅器の電源変調（ET/APT）では、LDOが広帯域ノイズを抑制しつつ、包絡線の変化に追従する必要があります。PSRR優先の戦略では高いループゲインを持つデバイスを選択しますが、帯域幅が制限されるため包絡線追従に歪みが生じます。一方、過渡応答優先の戦略では高周波数域でのPSRRを犠牲にして広帯域幅を確保し、より多くのスイッチングノイズを引き起こします。実測による折衷案としては、前段に高周波PSRRのLDO（例としてTLV78533PDBVR）を配置して予備安定化を行い、後段には高速なリニアレギュレータで包絡線を追従させるという二段構造を採用します。この方式ではアイドル電流が1～2μA程度増加しますが、両者の利点を同時に享受できます。
バッテリー駆動のIoTノード：静止電流と電圧差のトレードオフ方程式
電池容量＝放電曲線の積分／（システム消費電力×変換効率）。リチウム亜硫酸塩系などのエネルギー型電池では、大電流パルス下での電圧回復特性により有効容量が急激に低下します。電圧差が100mV下がるごとに、電池の終止電圧は同程度低下し、隠れた容量の5％～15％が解放されます。最低IQや最低VDOを単純に追求するのではなく、「電池の化学特性－負荷プロファイル－電圧差要求」の三次元選定マトリックスを構築することを推奨します。
試験・検証リスト：デモ基板から量産開始前の必須チェック項目
規格値への適合はあくまで出発点であり、量産時の均一性こそが最終目標です。以下の二つの試験は最も見落とされがちですが、大量生産時の不良の原因となります。
オシロスコープの帯域幅設定の落とし穴：20MHzの制限と実際のリップル波形の捕捉
通常の20MHz帯域幅制限では、高周波のリンギングやスイッチングノイズの残存が隠れてしまいます。測定は二段階で行うことを推奨します：全帯域幅でスパイク振幅を取得し、20MHz制限でRMSリップルを評価します。さらに重要なのは、近場プローブを用いて伝導結合と放射結合の経路を分離することです。PCBレイアウトの不備によって生じる50mV程度のリップルが、LDOの性能不足と誤認されるおそれがあります。
複数個並列接続による老朽化試験における電流分配の不均衡を早期に検知
500mAの単一チップでは出力電流が不足する場合、エンジニアは通常LDOを2個並列に接続します。しかし、出力電圧の温度係数の差により、熱結合の影響で「熱逃げ」現象が発生することがあります。すなわち、一方のLDOが70％の電流を負担して温度上昇し、その結果VDOが低下してさらに多くの電流を引き付けてしまうのです。並列接続では、実測による均流性の確認が必要であり、あるいは出力端に小抵抗（0.1～0.5Ω）を直列に挿入して強制的に均流を図り、負荷調整率の損失も考慮しなければなりません。
要点まとめ
- 動的PSRRはRF用途における見えないハードルである：500mAの高PSRR・低消費電力LDOは、負荷ステップ応答において静的値から30dBほど減衰する場合があります。動的条件下でのリップル抑制特性曲線を必ず入手または実測してください。
- システムIQ≠チップIQ：イネーブル回路、分圧抵抗、コンデンサの漏れ電流が隠れた消費電力を生じるため、完全なループ解析を行わなければバッテリー寿命の推定に誤差が生じます。
- 温度は電圧差とノイズの増幅器です。：全温度範囲におけるVDOドリフトおよび1/fノイズの温度上昇特性は、常温の典型値に依存せず、-40℃～125℃の境界条件で検証する必要があります。
- パッケージ熱抵抗が500mAの持続性を左右します。：SOT23-5では500mWの消費電力下で結晶温度が限界に近づくため、継続的なフルロード動作にはパッケージのアップグレードや放熱強化の検討が不可欠です。
- 三層のフィルタリングメカニズムがパラメータの曖昧さを打ち破ります。：データシートの公称値→適用条件による補正→境界条件での検証、いずれも欠かせません。
よくある質問
TLV78533PDBVRスイッチング電源の後段で使用する場合、PSRRは十分でしょうか？
このデバイスの1kHzにおける典型的なPSRRは80dBですが、ご使用のDC-DCスイッチング周波数（通常300kHz～2MHz）に対応したPSRRの減衰値を確認する必要があります。前段のDC-DC出力にπ型フィルタを追加し、スイッチングリップルを10mV以下まで事前に減衰させた上で、LDOによる二次的な安定化を行うことを推奨します。
500mA対応の高PSRR・低消費電力LDOの静止電流は、どの程度まで低くできるのでしょうか？
現在の主流レベルは0.5～2μAですが、1μAを下回るとしばしばループ帯域幅や動的応答が犠牲になります。バッテリー駆動でパルス負荷が存在する用途では、極端に低いIQタイプよりも、アクティブ・トランジェント・レスポンス機能を備えた1～3μAクラスのデバイスを優先して選定することをお勧めします。
LDOのデータシートに記載されたPSRRが「水増し」されていないかを、迅速に判断するにはどうすればよいでしょうか？
3つの条件を確認します：負荷電流（定格負荷か？）、入出力電圧差（1V以上か？）、温度（25℃か？）。これらすべてが最も緩やかな条件下であっても、実際のアプリケーションにおけるPSRRは通常さらに6～8割減となります。サプライヤーに三次元特性図の提供を求めたり、自らネットワークアナライザで実測したりしてください。
国産500mA LDOを輸入品と置き換える際に、最も重視すべき点は何でしょうか？
パラメータの対比に加え、特に以下の点を検証してください：起動時の突入電流（一部の国産デバイスにはソフトスタート機能がない場合があります）、シャットダウン時のリーク電流のバッチ間のばらつき、およびESD／HBM保護等級です。初回試作では、高温・低温サイクルによる老朽化試験サンプル数を通常の3倍程度に増やすことを推奨します。
複数のLDOを並列接続して500mA以上の電流を供給することは信頼性がありますか？
直列接続はリスクが極めて高く、出力電圧の温度係数の差により熱暴走を引き起こすおそれがあります。推奨する対策としては、主従制御機能を内蔵したデュアルチャネルデバイスを選定するか、単一チップを1A以上の定格にアップグレードして定格以下で使用することです。なお、どうしても並列接続が必要な場合は、出力端子間に0.2Ωの均流抵抗を直列に挿入し、実測による熱分布を確認してください。
