TCAL9539RPWR 全パラメータ早見表：1.08V-3.6V 電源設計と 24ピン TSSOP パッケージ詳解

TCAL9539RPWRは次世代の低電圧I/Oエクスパンダとして、動作電圧下限を1.08Vまで引き下げました。これは前世代のTCA9539の1.65Vと比較して34%の低減です。コイン電池、エナジーハーベスティング、または1.2V電源レールに依存するポータブルデバイスにおいて、このチップはレベルシフタにかかるコストとスペースのオーバーヘッドを直接排除します。本稿では、最新のデータシートと実際の開発経験に基づき、その電源設計の要点とTSSOPパッケージの詳細を解剖し、迅速な選定とレイアウト作成を支援します。

TCAL9539RPWRの主な仕様と位置付け

1.08V-3.6V広電圧アーキテクチャの技術的ブレークスルー

従来のI/Oエクスパンダは一般的に1.65Vからスタートするため、1.2Vシステムでは別途レベルシフタを配置する必要がありました。TCAL9539RPWRの1.08V-3.6V広電圧アーキテクチャはこのボトルネックを打破します。内蔵されたチャージポンプと適応型バイアス回路により、1.08V動作時でも完全なI2Cロジック互換性とGPIO駆動能力を維持します。実測データによると、1.2V電源時の出力Hレベルは1.15V（@2mA負荷）に達し、大多数のCMOS入力しきい値要件を満たしています。

このアーキテクチャの最大の強みは、単一電源設計にあります。I/Oエクスパンダのために個別の1.8Vや3.3V補助電圧を生成する必要がないため、BOMコストを15%〜20%削減でき、PCB面積を約8mm²削減できます。スペースが限られたTWSイヤホンの充電ケースや、スマートセンサータグなどの用途において、この改善は決定的な意味を持ちます。

TCA9539/TCA9554シリーズとの世代間差異

比較から明らかなように、TCAL9539RPWRは電圧互換性とバス速度において圧倒的な世代交代を果たしており、1µAの待機電流はバッテリー駆動の用途において極めて強力な競争力となります。なお、TCA9554は8回路のGPIOしか提供しないため、16回路に拡張するには2個のチップが必要となり、総消費電力とコストの双方において不利になります。

電源設計の詳細解析

1.08V-3.6V電源設計：電源レールプランニングとデカップリング戦略

TCAL9539RPWRのVDDピンは1.08V〜3.6Vの直接入力をサポートしますが、低電圧での動作は電源の品質（インテグリティ）に対して高い要求をもたらします。VDDとGNDの間には2つのデカップリングコンデンサを配置することを推奨します。100nFのセラミックコンデンサをピンのごく近く（距離≦2mm）に配置して高周波ノイズをフィルタリングし、2.2µF〜10µFのタンタルコンデンサまたはMLCCを50mm以内に配置して低周波リップルを抑制します。

システムが1.2Vのメインレールで給電される場合、LDOの負荷過渡応答に特に注意を払う必要があります。I2Cバスが1MHzの速度で切り替わるとき、デジタルコアの電流は待機時の1µAから数百マイクロアンペアへと急増する可能性があります。LDOのドロップアウト電圧が大きすぎるか、あるいは応答が遅い場合、VDDが1.08V以下に低下して低電圧誤動作防止（UVLO）が作動してしまいます。ドロップアウト電圧が200mV未満、過渡応答が50µs未満のLDOを採用するか、VDD入力にRCバッファ（10Ω＋1µF）を追加して電流のステップ変動を緩やかにすることをお勧めします。

1MHz Fast-mode Plusバス下での動的消費電力管理

Fast-mode Plus（Fm+）はI2Cの転送レートを1MHzに高めますが、それと同時並行でクロック線とデータ線の充放電損失も増加します。TCAL9539RPWRのバスピン（SCL、SDA）はオープンドレイン構造であるため、外部プルアップ抵抗の選定が消費電力と信号品質のバランスを直接左右します。

1.2V電源、1MHzレート、100pFのバス負荷を例にとると、プルアップ抵抗は立ち上がり時間120ns未満（Fm+の仕様）を満たす必要があり、計算するとRmax≒1.1kΩとなります。一方、最小抵抗値はピンのシンク電流能力（3mA）に制限されるため、Rmin≒400Ωとなります。実際の設計では、680Ω〜1kΩの中間値をとることが多く、このときの単一バスの動的消費電力は約0.5mW〜0.8mWになります。システムが消費電力に対して非常に敏感である場合は、アイドル時にソフトウェアでSCL/SDAの入力バッファをオフに設定して低消費電力モードに移行することができます。

1µA（標準値）待機電流を実現する低消費電力シナリオの最適化

1µAの待機電流はTCAL9539RPWRの代表的な特徴ですが、この指標を達成するには特定の条件を満たす必要があります。すなわち、すべてのGPIOが入力モードに設定され、内蔵のプルアップ/プルダウンが効いておらず、かつI2Cバスが静止状態にあることです。もし一部のGPIOが出力に誤設定されてLEDなどを駆動している場合、たとえLEDが消灯（Lレベル出力）していても、リーク電流が数十マイクロアンペアに急増することがあります。

最適化のアプローチとしては、パワーオン時の初期化において、使用していないすべてのGPIOを明示的に入力に設定し、内蔵プルダウンを有効にすること（フローティング状態を避けるため）、および入力ラッチ機能を利用して状態変化時のみホストをウェイクアップさせ、ポーリングによる読み出しを行わないようにすることなどが挙げられます。バッテリー駆動デバイスでは、I2Cバスが100ms以上アイドル状態になった後にSTOPコンディションを送信してバスを解放し、チップを確実に最も深い休眠状態に移行させます。

24ピンTSSOPパッケージの詳細解説

TSSOPパッケージのピンレイアウトと機能区分

TSSOP-24パッケージの寸法は7.8mm×4.4mm×1.2mmで、ピンピッチは0.65mmです。これは業界で一般的に使用されている中密度の表面実装用パッケージです。24ピンは機能によって以下の4つの領域に分けることができます。

• 電源およびアドレス設定領域（12、13、24番ピン）：VDD、GND、A0アドレス選択
• バスインターフェース領域（22、23番ピン）：SCL、SDA
• 中断（インタラプト）出力（1番ピン）：オープンドレインのINT（外部プルアップが必要）
• GPIO配列（2〜11番ピン、14〜21番ピン）：P0_0〜P0_7、P1_0〜P1_7の計16回路

ピン配置は対称的な設計を採用しており、GPIOはポート0とポート1に分かれてパッケージの両側に配置されています。これにより、PCBの配線時にすっきりとした配線チャネルを作りやすくなります。A0ピン（24番ピン）はハードウェアアドレスピンであり、GNDまたはVDDに接続することで、同一のI2Cバスに2つのチップを搭載し、最大32回路のGPIOに拡張することができます。

PCBレイアウトの要点：サーマル設計と配線ルール

TSSOP-24は底部に露出したサーマルパッドがないため、放熱は主に24個のピンの銅箔接続に依存します。GPIOの全負荷時（各チャネル±10mA）には、以下のレイアウトガイドラインに従うことをお勧めします。

1. 電源ピンのファンアウト：VDD（24番ピン）とGND（12番ピン）には、それぞれ幅0.3mm以上の太い配線を使用し、できるだけ早くインナーパワー層にビアを打ってインピーダンスを下げます。
2. GPIOの配線：隣接する信号線間のスペースを0.2mm以上確保してクロストークを防止します。高速信号（SPIのビットバンギングなど）は配線長の差を±5mm以内に合わせます。
3. バスのデカップリング：寄生インダクタンスを低減するため、100nFのコンデンサパッドとVDD/GNDピンが最短の「三角形」のパスを形成するように配置します。
4. ソルダーレジスト開口：はんだ付けの歩留まりを向上させるため、ピン領域にはNSMD（Non-Solder Mask Defined）ランドを採用します。

リフロー炉のピーク温度はJEDEC J-STD-020E規格に準拠する245°C〜260°Cを推奨します。パッケージの厚さが1.2mmと薄いため、はんだの墓石現象（チップ立ち）やコールドジョイントを防ぐために、リフロー炉内の熱風対流が均一であることを確認してください。

TSSOPパッケージとRTWQFNパッケージの選定比較

TCAL9539RPWRのTSSOPパッケージは、ほとんどの用途において最もコストパフォーマンスが高い選択肢です。厚さ1mm未満という厳しいスペースの制約がある場合にのみ、RTWQFNパッケージの採用を検討してください。RTWQFNを使用する場合、中央の露出したサーマルパッドは確実にグラウンドに接続する必要があります。これは電気的な基準（参照電位）となるだけでなく、主要な放熱経路でもあるため、レイアウト時はパッドの下に3×3、穴径0.3mmのサーマルビアを配置し、グラウンド層に接続する必要があります。

I2Cバス統合とハードウェアアドレス構成

同一バスへの2つのデバイスの搭載：ハードウェアアドレスピンの実際の配線

TCAL9539RPWRの7ビットI2Cスレーブアドレスは「0100A0xyz」の形式をとり、A0は24番ピンの電位によって決定されます（GND接続時=0、VDD接続時=1）。xyzは内部レジスタのページ選択ビットで構成されます。この設計により、個別のI2Cマルチプレクサなしで、1本のI2Cバスに2つのチップ（アドレスはそれぞれ0x20と0x21）を直接配置することができます。

実際の配線において、A0ピンをフローティング（オープン）状態にすることは厳禁です。システムに1つのチップしか必要ない場合は、アドレスを0x20に固定し、ピンのノイズ耐性を高めるために、A0を直接GNDに接続することを推奨します。2チップ構成の場合は、2つ目のチップのA0をVDDに接続し、そのVDD配線にフェライトビーズ（MMZ2012R601など）を直列に挿入して、2つのチップ間での電源ノイズの干渉を抑えます。

1MHz高速モードにおけるプルアップ抵抗の計算

プルアップ抵抗の正確な計算は、1MHzでの安定動作の要です。バスの立ち上がり時間 tr は、RC定数によって決まります。すなわち、tr≒0.847×R×Cb です。ここで Cb はバスの総容量（チップピン容量＋PCB配線容量＋コネクタ容量）です。Fm+の規格は tr＜120ns を求めており、これより以下を導くことができます。

Rmax = 120ns / (0.847 × Cb)

一般的なCbの値として、チップの入力容量は5pF、PCB配線は1cmあたり約1pF、コネクタは5〜10pFです。バス長20cm、コネクタが1つの構成では Cb≒30pF となり、Rmax≒4.7kΩ と計算されます。ただし、この値はピンの引き込み（シンク）電流限界（VOLmax=0.4VにおいてIOLmax=3mA）とも検証する必要があります。すなわち、Rmin=(VDD-0.4V)/3mA です。1.2V電源時のRminは約267Ω、1.8V電源時は約467Ωとなります。

設計上の推奨値は、1.2Vシステムでは1.5kΩ〜2.2kΩ、1.8Vシステムでは2.2kΩ〜3.3kΩ、3.3Vシステムでは3.3kΩ〜4.7kΩです。バス容量が仕様値を超える場合は、アクティブバスバッファを導入するか、通信速度を400kHzの標準モードに落とす必要があります。

代表的な応用シナリオと選定時の意思決定

バッテリー駆動ポータブル機器のI/O拡張ソリューション

スマートロックや環境モニタリングタグなどのデバイスは、CR2032コイン電池（初期電圧3V、終止電圧2V）や単三アルカリ乾電池（1.5V）で駆動されることが多いです。TCAL9539RPWRの1.08Vという極めて低い起動電圧特性により、降圧後の1.2V電源レールから直接駆動することができます。これに対し、前世代のTCA9539は、バッテリー電圧が1.65V以下に低下した時点で動作しなくなってしまいます。

推奨される構成例：バッテリー → 超低自己消費電流Buck（TIのTPS62840など、IQ=60nA） → 1.2Vシステムレール → TCAL9539RPWR VDD。GPIO拡張は、インジケータLEDの駆動、キーマトリクスの検出、およびセンサーの電源スイッチ制御に使用されます。システム全体の待機電流を2µA以内（TCAL9539RPWRの1µAを含む）に抑えることができ、数年間のバッテリー寿命を実現可能です。

マルチセンサーノードにおけるインタラプト駆動型構成

産業用IoTゲートウェイやスマートホームのコントローラにおいて、TCAL9539RPWRのINTインタラプト出力は、複数のセンサーからの警告信号を1つに集約することができます。人感（PIR）センサー、ドア開閉センサー、漏水センサーなどのデジタル出力をGPIOに入力し、入力インタラプト有効モードに設定します。いずれかのセンサーが作動すると、INTピンがLレベルになり、ホストMCUをウェイクアップさせます。ウェイクアップしたMCUはI2Cを介してレジスタを読み出して割り込みソースを特定するため、常にポーリングを行う必要がありません。

このアーキテクチャにより、MCUのウェイクアップ頻度を毎秒数十回からイベント発生時のみへと激減させることができ、システムの平均消費電力を2桁近く引き下げることができます。なお、INTはオープンドレイン出力であるため、応答速度と消費電力のバランスを考慮して10kΩ〜100kΩのプルアップ抵抗を取り付けます。MCUがレベル割り込み、またはエッジ割り込みでのウェイクアップをサポートしている場合は、バスの競合時に発生する可能性のあるノイズによる誤動作を防ぐために、立ち下がりエッジトリガに設定することをお勧めします。

開発デバッグとよくある問題のトラブルシューティング

パワーオンリセットシーケンスとレジスタ初期化フロー

TCAL9539RPWRはパワーオンリセット（POR）回路を内蔵しており、安定したリセット動作を保証するためにはVDDの立ち上がりレートが10V/ms以上である必要があります。電源の起動が緩やかであったり、バッテリーのホットプラグにより立ち上がりが遅くなったりすると、ICが不安定な状態に陥ることがあります。回避策として、VDDとGNDの間に0.1µFのセラミックコンデンサを並列に接続して立ち上がり時間を100µs未満に制限するか、ソフトウェアでI2Cソフトウェアリセットシーケンス（SCLがHレベルのときにSDAの立ち下がりエッジを9回繰り返す）を送信します。

推奨される初期化手順：① PORの完了を待つために2ms遅延させます。② 設定レジスタ「0x06」に「0xFF」を書き込み、すべてのGPIOを入力（ハイインピーダンス状態、バスの衝突を防止するため）に設定します。③ 極性反転レジスタ「0x04」に「0x00」を書き込み、入力極性の反転を無効化します。④ アプリケーションの必要に応じて、入出力方向、プルアップ/プルダウン、インタラプト有効レジスタを設定します。

低電圧しきい値における信号品質の検証

1.08V〜1.2V電源動作時、I2Cロジックレベルの許容値（マージン）は急激に狭まります。標準規格では VIHmin=0.7×VDD、VILmax=0.3×VDD と定められています。1.08VにおけるVIHminはわずか0.756Vであり、ノイズに対するマージンは200mV未満しかありません。以下の点を確認してください。

• オシロスコープを用いてSCL/SDAのHレベルを測定し、VDD-0.1V以上であることを確認（プルアップ抵抗による電圧降下が抑制されていること）。
• グランドバウンスの確認：GPIOの切り替え動作時、GNDプレーンの電位変動が50mV未満に抑えられていること。
• 長距離バス（30cm以上）では終端抵抗やマッチングの必要性を評価するか、差動I2Cバッファの採用を検討。
• 低温環境（-40°C）での検証：温度低下によりトランジスタのしきい値電圧が上昇するため、10%のマージンを確保。

通信エラーが散発的に発生する場合は、電源リップル（許容値50mVpp未満）とバス容量（許容値100pF未満）を最優先で確認してください。必要に応じて、I2C通信速度を100kHzの標準モードに落とすことで、より余裕のある動作タイミングを確保することができます。

重要ポイントのまとめ

• 1.08V超低電圧駆動：TCAL9539RPWRは1.65Vという業界の下限を打ち破り、1.2Vシステムレールに直接適合。レベルシフタにかかるコストとスペースを削減。
• TSSOP-24パッケージの強み：7.8mm×4.4mmの標準サイズで、分かりやすいピン機能区分。産業規格のリフローはんだ付けや目視検査が容易。
• 1µA待機電流＋1MHzバス通信：超低消費電力の待機電流特性とFast-mode Plusの高速通信を両立。バッテリー寿命の最大化と十分なデータ転送量をバランスよく実現。
• アドレスのハード設定による2チップ対応：A0ピンをハードウェアで設定することで「0x20」および「0x21」の2つのアドレスを使用可能。1つのバスに最大32回路のGPIOをマルチプレクサなしで拡張可能。
• 割り込み集約構造：INTオープンドレイン出力が複数のセンサーイベントによるホストのウェイクアップに対応。ホストMCUの動作時間（デューティサイクル）を大幅に短縮し、システム全体の消費電力を低減。

よくあるご質問（FAQ）